"

Vwin德赢官网-德赢vwin官网-win德赢体育β拥有全球最顶尖的原生APP,每天为您提供千场精彩体育赛事,Vwin德赢官网-德赢vwin官网-win德赢体育β更有真人、彩票、电子老虎机、真人电子竞技游戏等多种娱乐方式选择,Vwin德赢官网-德赢vwin官网-win德赢体育β让您尽享娱乐、赛事投注等,且无后顾之忧!

<span id="7dlx9"></span><address id="7dlx9"><nobr id="7dlx9"><menuitem id="7dlx9"></menuitem></nobr></address>

<address id="7dlx9"><listing id="7dlx9"><menuitem id="7dlx9"></menuitem></listing></address>

    <address id="7dlx9"></address>
    <thead id="7dlx9"><dfn id="7dlx9"><mark id="7dlx9"></mark></dfn></thead>

    <address id="7dlx9"><listing id="7dlx9"><menuitem id="7dlx9"></menuitem></listing></address>
    <address id="7dlx9"><listing id="7dlx9"><menuitem id="7dlx9"></menuitem></listing></address>

    <form id="7dlx9"><nobr id="7dlx9"><progress id="7dlx9"></progress></nobr></form>
    <address id="7dlx9"><address id="7dlx9"><listing id="7dlx9"></listing></address></address><form id="7dlx9"><nobr id="7dlx9"></nobr></form>
      <address id="7dlx9"><nobr id="7dlx9"><meter id="7dlx9"></meter></nobr></address>

        <address id="7dlx9"><listing id="7dlx9"></listing></address>
        "
        / / / / / / / / /
        / / / / / / / /
          北京太速科技股份有限公司是一家专业面向嵌入式硬件开发的知识服务公司,主要从事高端智能计算平台方案服务,具有多年DSP、FPGA、ARM等平台开发经验。凭借一流的技术和严格的项目管理流程,确保项目的质量稳定可靠,并对客户产品生命周期提供全程技术支持和服务,确保客户产品圆满实现。
        板卡标识码 :05ZU15EG0527
        请记下 ID:527,下载客户需求单,填好后与客服人员联系,我们将尽快安排工程师与您沟通。了解 太速服务流程 请点击进入
        基于3U VPX XCZU15EG+TMS320C6678的信号处理板

        一、板卡概述

              本板卡系我司自主研发的基于3U VPX风冷、导冷架构的信号处理板,适用于高速图像处理,雷达信号处理等。芯片采用工业级设计。

              板卡采用标准3U VPX架构,板上集成一片Xilinx公司ZynqUltraScale+系列FPGA XCZU15EG,一片TI公司的多核浮点处理器TMS320C6678,一片STM32 MCU用于板卡状态监控、电源控制及健康管理功能,板卡集成多片DDR、Flash、PHY、RS422等芯片。

              板卡的电气与机械设计依据VPX标准(VITA 46.0),支持导冷,能够满足用户在特殊环境下的使用需求。

        图 1:板卡实物图

         

        TMS320C6678信号处理板,导冷架构信号处理板,高速图像处理,雷达信号处理,高速信号处理 ,软件无线电 ,雷达信号处理

         

        图 2:板卡结构框图

        二、硬件参数

        表 1:板卡硬件参数

        处理器

        FPGA: Xilinx XCZU15EG-2FFVB1156I

        DSP: TI TMS320C6678 主频1.25GHz

        协处理器

        MCU:STM32F103C8T6

        内存

        FPGA-PS: 类型DDR4,位宽64bit,容量4GB

        FPGA-PL: 类型DDR4,位宽64bit,容量4GB

        DSP: 类型DDR3,位宽64bit,容量4GB

        加载方式

        FPGA:QSPI,SD卡,eMMC可选择

        DSP:SPI加载模式,SPI Flash 32MB

        LED

        四个,电源状态指示灯,FPGA状态指示,DSP状态指示,MCU状态指示

        仿真器接口

        FPGA: Micro USB接口

        DSP: 2x 7Pin JTAG接口,间距2.54mm,

        MCU: 3pin JTAG接口,间距2.54mm,

        复位方式

        外复位

        前面板

        4个状态指示灯

        3个处理器仿真器接口

        1路FPGA-PS串口

        1路FPGA-PS 千兆以太网

        VPX接口

        P0: IIC总线,外复位,外参考时钟

        P1: GTX x16,TTL/LVTTLIO x8

        P2: 8路RS422,2路RS232,1路1000BASE-T,2路SGMII,TTL/LVTTL IO x8

        三、性能指标

        • 板载一片Xilinx FPGA XC7V690T-2FFG1761I。
        • 板载一片TI DSP TMS320C6678。
        • 板载一片ST MCU STM32F103C8T6。
        • DSP连接一组DDR3,64bit位宽,容量4GB,数据速率1333MT/s。
        • FPGA PS连接一组DDR4,64bit位宽,容量4GB,数据速率2400MT/s。
        • FPGA PL连接一组DDR4,64bit位宽,容量4GB,数据速率2400MT/s。
        • DSP 采用SPI 加载方式,SPI Flash容量32MB。
        • FPGA 采用QSPI,SD卡,eMMC加载方式。
        • DSP和FPGA通过SRIO x4@5Gbps/Lane,SGMII高速总线互联。
        • DSP和FPGA通过EMIF16,GPIO,SPI,UART等低速总线互联。
        • VPX P1支持4组 SRIO x4@5Gbps/Lane。
        • VPX P1 支持8个TTL/LVTTL电平IO。
        • VPX P2 支持8路RS422接口至FPGA PL。
        • VPX P2 支持1路RS232接口至FPGA PL。
        • VPX P2 支持1路RS232接口至MCU。
        • VPX P2支持1路1000BASE-T至FPGA-PS。
        • VPX P2支持1路SGMII至FPGA。
        • VPX P2支持1路SGMII至DSP。
        • VPX P2支持8个TTL/LVTTL电平IO。
        • 板卡芯片采用工业级。
        • 板卡结构采用标准VPX 3U大小,支持风冷、导冷结构。

        四、物理特性

        • 尺寸:大小为100mm x 160mm
        • 工作温度:商业级 0℃ ~ +55℃,工业级-40℃~+85℃
        • 工作湿度:10%~80%

        五、供电要求

        • 单电源供电,整板功耗:50W
        • 电压:DC +12V, 5A
        • 纹波:≤10%

        六、应用领域

        • 高速信号处理
        • 软件无线电
        • 雷达信号处理

         

        Vwin德赢官网-德赢vwin官网-win德赢体育

        <span id="7dlx9"></span><address id="7dlx9"><nobr id="7dlx9"><menuitem id="7dlx9"></menuitem></nobr></address>

        <address id="7dlx9"><listing id="7dlx9"><menuitem id="7dlx9"></menuitem></listing></address>

          <address id="7dlx9"></address>
          <thead id="7dlx9"><dfn id="7dlx9"><mark id="7dlx9"></mark></dfn></thead>

          <address id="7dlx9"><listing id="7dlx9"><menuitem id="7dlx9"></menuitem></listing></address>
          <address id="7dlx9"><listing id="7dlx9"><menuitem id="7dlx9"></menuitem></listing></address>

          <form id="7dlx9"><nobr id="7dlx9"><progress id="7dlx9"></progress></nobr></form>
          <address id="7dlx9"><address id="7dlx9"><listing id="7dlx9"></listing></address></address><form id="7dlx9"><nobr id="7dlx9"></nobr></form>
            <address id="7dlx9"><nobr id="7dlx9"><meter id="7dlx9"></meter></nobr></address>

              <address id="7dlx9"><listing id="7dlx9"></listing></address>